



České vysoké učení technické v Praze
Fakulta elektrotechnická
Katedra mikroelektroniky















Výkonové struktury pro radiokomunikační obvody

prof. Ing. Miroslav Husák, CSc.
FEL ČVUT v Praze
husak@fel.cvut.cz
tel.: 2 2435 2267
www.micro.feld.cvut.cz

1G až 5G

Generation	Device	Specifications
1G 		1G Year 1991 Standards AMPS, TACS Technology Analog Bandwidth – Data rates –
2G 		2G Year 1991 Standards GSM, GPRS, EDGE Technology Digital Bandwidth Narrow Band Data rates < 80 - 100 Kbit/s  SMS / MMS

1G až 5G

Generation	Device	Specifications
3G 		3G <hr/> Year 2001 <hr/> Standards UMTS / HSPA <hr/> Technology digital <hr/> Bandwidth Broad Band <hr/> Data rates up to 2 Mbit/s     Mobile TV
4G 		4G <hr/> Year 2010 <hr/> Standards LTE, LTE Advanced <hr/> Technology digital <hr/> Bandwidth Mobile Broad Band <hr/> Data rates xDSL-like experience 1 hr HD movie in 6 minutes       Mobile TV Gaming services Cloud computing

1G až 5G





18.6.2014:

- Vývoj 5G sítí s nasazením 2020 – 2030
- Označení se používá obecně pro příští generaci mobilních sítí, které mají být rychlejší než 4G
- EU plánuje spolupráci s Jižní Koreou ve vývoji sítě 5G (spolupráce na vývoji 2016 – 2020)
- EU investuje 700 mil. Euro
- Technologie 5G/4G by měla přinést až 1000× rychlejší připojení (teoreticky rychlost až 1 GB/s)
- EU vyhlásila výzkumné granty v hodnotě 50 mil. Euro na podporu vývoje 5G
- Smartphony - nárůst 2x/3roky
- Datové přenosy 2013 – 2x/1 rok (2013/2012)
- Datové přenosy 2018 – 18x/7 let (2018/2012) – **současné sítě nezvládnou**

5G není jenom rychlost

Lisa Eadicicco: vydáno 26.7.2014



- Hlavní **přednost** sítě 5G - spolehlivost a rychlé připojení
- Hlavním **cílem** 5G - aby koncový uživatel byl vždy připojen bez ohledu na jeho pozici (uvnitř nebo venku, v blízkosti okna nebo v suterénu).
- **Využití** - 5G bude pro smartphony a další periférie (inteligentní hodinky, fitness pásma a inteligentní alarm pro domácnost, termostat apod).
- **Rychlost** - 4G síť umožní stažení filmu v HD kvalitě za **6 min**, 5G síť za **6 s** (teoretické maximální přenosové rychlosti)

<http://businessworld.cz/mobilita/jak-bude-vypadat-mobilni-sit-5g-11065>



Předpokládáné požadavky na nové sítě 5G


- Datové spojení v městském prostředí - **10 - 100x rychlejší** (mezi 1 a 10 Gbps).
- Objemy datových přenosů - **1000x větší** , předpoklad 500 GB /uživatel x měsíc.
- Počet současně **připojených zařízení - 10 - 100x** .
- **výdrž baterie - 10x**.
- Podpora **superrychlých aplikací** s krátkou dobou odezvy („tactile internet“) a s nízkou latencí (okolo 5ms!).
- Finanční a energetická **náročnost - stejná**, jako mají současné systémy.

<http://businessworld.cz/mobilita/jak-bude-vypadat-mobilni-sit-5g-11065>

Hardware podpora

- Uplatnění nových materiálů
- Součástky komunikace
- Výkonové komunikační součástky
- MEMS systémy
- Fotonické systémy
- Uplatnění nových technologií
- Nové technologie napájení
- Podpora inteligentních senzorových sítí
- Důrazné uplatňování systémové integrace
- apod.

Historie elektroniky




1949 - Československo




1982



1994



2006-8



Ivy Bridge - 2012

Vývoj elektroniky za 66 let

1949 první
tranzistor mimo
Bell laboratoří

substitute transistors one-for-one for vacuum tubes. In summary talk, Jack Morton supercharged attendees to take a BTL transistor technology to the outside world.

The first very aggressive firm which appreciated the potential of semiconductors for advanced electronic system was Hughes Aircraft Company. Si Ramo, Dean Wooldridge and Burt Miller of Hughes hired Harper Q. North, who was previously with MIT Radiation Laboratory and General Electric to start Hughes Advanced Electronic Development Laboratory. In April 1949 North hired a young engineer Sanford H. Barnes to duplicate Bell Laboratories' point-contact transistor. Barnes worked for six months; he had no germanium crystals so he was using large crystalline grain from polycrystalline germanium which he polished. This was a very difficult process and Barnes was able to demonstrate only some feasibility of a new device; however no device really worked as a transistor. The project was scrubbed by the end of 1949.

The first point-contact transistors built successfully outside Bell Laboratories (and before Bell released details about technology) were designed by Helmar Frank and Jan Tauc in Prague. They had only limited information published by Bell scientists in Physical Review, but they had germanium crystals of very good quality which the Germans used for microwave diodes in their radar research. Professor Frank actually developed a more advanced method of "contact sharpening" than the method developed by Pfann. Frank and Tauc transistors did not need any contact adjusting and there was no window to access point contacts. (Fig. 1.24). Some of these devices survived until now and they are still working⁷.




Fig. 1.24. The first European point contact transistor designed by H. Frank and J. Tauc in 1949. "dot" is unpolished Germanium sample

⁷ The author "inherited" germanium samples from Prof. Frank, and learned how to build point-contact transistor from scratch. The whole procedure takes about sixty minutes. No really special tools are needed.


Moorův zákon



Původní znění: „počet tranzistorů, které mohou být umístěny na integrovaný obvod se při zachování stejné ceny zhruba každých 18 měsíců zdvojnásobí.“ (exponenciální charakteristika).

Současnost: Rychlost růstu počtu tranzistorů na plošné jednotce se zpomalila, nyní se jejich počet zdvojnásobuje přibližně jednou za dva roky. **Objevují se názory, že zákon skončí se skončením PC.**

Microprocessor Transistor Counts 1971-2011 & Moore's Law




Gordon Earle Moore

- absolvent chemie na University of California v Berkeley a fyziky na California Institute of Technology (Caltech)
- spoluzakladatel a emeritní ředitel Intelu
- autor Moorova zákona (uveden v Electronics Magazine již 1965)

Budoucnost – NANO (Vývoj CMOS technologií)


EVOLUTION IN CMOS MANUFACTURING PROCESSES




Převzato z




Budoucnost – NANO pro CMOS technologie



Budoucnost – NANO (systémy, elektronika,..)



Tranzistor pro 90 nm proces



Virus

- Tloušťka hradlového oxidu = 1,2 nm
- Pro 65 nm proces – hradlový oxid 0,8 nm

Budoucnost – NANO (systemy, senzory)


Extending Moore's Law



Intel

Budoucnost – NANO (systémy, elektronika,..)


Co očekávat od zmenšování rozměrů – nanotechnologií?



George Bourianoff, 2004, Silicon nanoelectronics and nanotech innovation

Zvyšování komplexnosti systémů

Added value of the packaging shifts at the wafer level
 More TSV and more monolithic integration to be expected!




© 2011 - 11

Copyrights © Yate Développement SA. All rights reserved.




Součástky versus MEMS


Porovnání ceny, spotřeby a ztrát MEMS a ostatních typů RF spínačů, trh MEMS



Oblasti aplikací



Oblasti aplikací



Note: A portion of this research was conducted on behalf of New Energy and Industrial Technology Development Organization (NEDO), an independent administrative institution.

Oblasti aplikací (podle napětí)





Fig. 1. ROHM's SiC products are targeted at EV/HEV applications as well as switching power supplies, server workstations, and ac adapters.

Oblasti aplikací

Compound Semiconductor

2013 GaN device state-of-the-art (V & Amp) vs. application requests


(Source : GaN-on-Si Substrate Technology and Market for LED and Power Electronics, Yole Développement, March 2014)



© March 2014



Oblasti aplikací



Perspektivní materiály pro výkonové struktury



Perspektivní materiály pro výkonové struktury

- **Si** - nejvíce používaný materiál, dostupný, laciný, omezení týkající se pracovních kmitočtů, zmenšování rozměrů, teplotního zatížení a energetického zatížení, za hranicemi fyzikálních možností
- **Materiály skupiny III-V (GaAs, $\text{Al}_x\text{Ga}_{1-x}\text{As}$, AlAs)** - vysoké **T** (500 °C – 800 °C) vysoké **P**, vhodné pro MEMS, integrace na čipu společně s vyhodnocovací elektronikou
 - **AlGaN/GaN, InAlN/GaN HEMT** - vysokofrekvenční filtry pro mobilní a bezdrátové komunikační systémy
 - **HEMT (*High Elektron Mobility Transistor*) na bázi AlGaN/GaN** - v současnosti nejvhodnější prvek pro vysoce výkonové aplikace v mikrovlnném i v mm pásmu, perspektivní pro 5G (relativně velké **P** při vysoké **T** a vysokých **f**).
- **Karbidy křemíku (SiC), skupina III-nitridů (III-N) a diamant** - aplikace s vysokými teplotami, Curie teplota nad 1000 °C (pro AlN), očekává se HEMT pro $T > 1000$ °C
- **Grafen** - předpokládá se, že by grafen mohl nahradit Si
- **MoS₂ (sulfid molybdeničitý)** - tranzistor se svými vlastnostmi řadí na vrchol vlastností
- **MoS₂ tranzistory s hradlem cca 3 nm až 4 nm**

Perspektivní materiály pro výkonové struktury

Fyzikální vlastnosti Si, GaAs, GaN, SiC a diamantu

<i>Vlastnosti</i>	<i>Si</i>	<i>GaAs</i>	<i>GaN</i>	<i>3C-SiC</i>	<i>6H-SiC</i>	<i>4H-SiC</i>	<i>diamant</i>
Šířka pásma E_g (eV při 300 K)	1,12	1,43	3,4	2,4	3	3,2	5,45
Kritické elektrické pole E_c (V.cm ⁻¹)	$2,5 \cdot 10^5$	$3 \cdot 10^5$	$3 \cdot 10^6$	$2 \cdot 10^6$	$2,5 \cdot 10^6$	$2,2 \cdot 10^6$	$1 \cdot 10^7$
Tepelná vodivost λ (W.cm ⁻¹ K ⁻¹ při 300 K)	1,5	0,5	1,3	3-4	3-4	3-4	22
Saturační elektronová driftová rychlost v_{sat} (cm.s ⁻¹)	$1 \cdot 10^7$	$1 \cdot 10^7$	$2,5 \cdot 10^7$	$2,5 \cdot 10^7$	$2 \cdot 10^7$	$2 \cdot 10^7$	$2,7 \cdot 10^7$
Elektronová pohyblivost μ_n (cm ² .V ⁻¹ .s ⁻¹)	$1,35 \cdot 10^3$	$8,5 \cdot 10^3$	$1 \cdot 10^3$	$1 \cdot 10^3$	$0,5 \cdot 10^3$	$0,95 \cdot 10^3$	$2,2 \cdot 10^3$
Děrová pohyblivost μ_p (cm ² .V ⁻¹ .s ⁻¹)	480	400	30	40	80	120	850
Dielektrická konstanta ϵ_r (-)	11,9	13	9,5	9,7	10	10	5,5

Perspektivní materiály pro výkonové struktury

Characteristics of Silicon / SiC / GaN

Substance		Si	SiC	GaN
Bandgap	eV	1.1	3.3	3.4
Electron Mobility	cm ² /Vs	1350	700	1500
Electric Field for Breakdown	MV/cm	0.3	3.0	3.3
Figure of Merit	$\epsilon\mu_e E_c^3$	1	440	1130

Characteristics of GaN / SiC compared to Silicon:

High Breakdown voltage:
Up to 10 times higher


High Heat Resistance:
Up to 1000°C

Compact:
Reduced up to 1/1000

High Speed:
Up to 100MHz


Perspektivní materiály pro výkonové struktury

Závislosti specifického odporu driftové oblasti, jako funkce průrazného napětí U_B pro unipolární struktury z různých materiálů



Perspektivní materiály pro výkonové struktury


Specifický odpor v závislosti na průrazném napětí U_B komerčních součástek s materiálovými limity



Perspektivní materiály pro výkonové struktury

Semiconductor technology roadmap for power electronic devices

Do you see the opportunity in going directly with diamond towards ultimate applications?



Two approaches within the semiconductor technology roadmap for power electronic devices

Yole Développement

© 2013 • 3


YOLE
DEVELOPPEMENT

Perspektivní materiály pro výkonové struktury




Perspektivní materiály pro výkonové struktury

Prospects of widegap semiconductor transistors




(a)




(b)

© NICT


Perspektivní materiály pro výkonové struktury




Perspektivní materiály pro výkonové struktury



Perspektivní materiály pro výkonové struktury



Perspektivní materiály pro výkonové struktury




Perspektivní materiály pro výkonové struktury

POWER ELECTRONICS

Power module packaging evolution:

Breakthrough and innovation – All applicable to Si, SiC and GaN

(Source: Inverter Market Trends Report – To be released Q4, 2014)



Improvements in packaging can be made in 3 different aspects:

1. Die interconnection, which is searching for innovative wire bonding or no-wires connection for better lifetime and reliability
2. Die attach, which uses new materials for better lifetime
3. DBC+ baseplate, which uses new materials and suppress layers for improved cooling and smaller size

© October 2014

YOLO
development

Perspektivní materiály pro výkonové struktury





Figure 1: GaN could exceed 5% of the overall power device market by 2020...

Perspektivní materiály pro výkonové struktury

Diamond material market 2013-2020 – Base scenario

Report includes detailed breakdown: R&D and other, diamond DUV LED, heat spreaders (power devices, LO, RF devices, LEDs), diamond power devices, diamond high-frequency devices




Perspektivní materiály pro výkonové struktury

Compound



Time evolution of patent publications

(Source: GaN-on-Silicon Substrate Patent Investigation, Yole Développement, April 2014)




Perspektivní výkonové struktury


Perspektivní materiály pro výkonové struktury




Perspektivní materiály pro výkonové struktury



Perspektivní materiály pro výkonové struktury




Perspektivní materiály pro výkonové struktury




Technology positioning depending on voltage range and system value requirements

Perspektivní materiály pro výkonové struktury




1. This timeline traces the development of Light Emitting Diodes (LEDs). Source: University of California at Santa Barbara, Solid State Lighting and Energy Center.

Perspektivní materiály pro výkonové struktury



Perspektivní materiály pro výkonové struktury



Supply chain integration and diversification


Perspektivní výkonové struktury MOSFET



Perspektivní výkonové struktury MOSFET


4H-SiC DMOSFET

- SiC - 3x větší bandgap, 3x vyšší tepelná vodivost a 10x vyšší průrazné napětí než Si
- lze použít až 1600 V
- velmi malé svodové proudy při $V_G = 0$ V při T až do 200 °C
- nízké hodnoty specifického odporu R_{on}



4H-SiC DMOSFET - zjednodušená
struktura s buňkami 10 μ m

Perspektivní výkonové struktury MOSFET




Cross-section of DMOSFET power transistor shows its resistive components: the channel resistance, the inherent JFET resistance and the drift resistance that combine to produce a relatively high on-resistance.

Perspektivní výkonové struktury MOSFET

AlGaN/GaN HEMT

- 4 nm vrstvou AlN
- 50 nm pasivační vrstva SiN_x
- 3,8 μm GaN buffer vrstva
- 21 nm $\text{Al}_{0.25}\text{Ga}_{0.75}\text{N}$ bariérová vrstva
- specifický odpor 1,3 $\text{m}\Omega\cdot\text{cm}^2$
- průrazné napětí $U_B=600\text{ V}$

AlGaN/GaN
HEMT -
princiální
schéma struktury



Perspektivní výkonové struktury MOSFET

Struktury MOSFET

- geometrické rozměry se zmenšují
- snížení odporu v napájecím obvodu bez zvětšování plochy
- variabilita napájecích napětí výkonových MOSFET
- minimalizace odporu ve vodivém stavu
- zlepšování spolehlivosti při širokém rozsahu U , I , T nebo při ozáření


Úpravy

- optimalizace rozložení energie ve výkonové struktuře MOSFET
- zlepšení výrobní technologie
- použití perspektivních materiálů
- vznik složitějších a nákladnějších architektur (např. XtremOS)


Perspektivní výkonové struktury MOSFET

Laterální struktury MOSFET


- Všechny vývody (*Drain, Source, Gate, Bulk*) připojeny na stejné straně
- MOSFET kanál orientován laterálně k povrchu polovodiče
- Použití - v inteligentních výkonových integrovaných obvodech nebo diskrétních součástkách
- Dvojitý difuzní MOSFET (DMOS) - ve výkonových součástkách



NMOS s p-jámou s
n-LDD



nLDMOS s Drain s
n-LDD



nLDMOS s Drain s
n-LDD a n-jámou

MOSFET - principiální zobrazení laterálních struktur


Perspektivní výkonové struktury MOSFET

Vertikální výkonové struktury MOSFET

- využívá pro inteligentní výkonové integrované obvody
- Drain vývody jsou připojeny na stejné straně, jako je Source, Gate a Bulk
- Dskréní MOSFET - Drain na opačné straně (umožňuje umístit více robustních propojení k zajištění vyšší proudové hustoty)

Vertikální SiC DMOSFET

průrazné napětí 1400 V, SiC výkonové MOSFET, $R_{on} = 5 \text{ m}\Omega \cdot \text{cm}^2$





Struktury MOSFET

Unipolární výkonový spínací tranzistor typu MOSFET

3 hlavní typy výkonových struktur MOSFET - podle typu výkonového spínače, který řídí proud:

- Unipolární
- Bipolární
- tyristorová

DMOS - a) struktura, b) ekvivalentní obvodové zapojení




Použití - konverze elektrické energie s **U** nižším než 1 kV a **I** 100 A


Perspektivní výkonové struktury MOSFET

Bipolární výkonový spínač (IGBT - Insulated Gate Bipolar Transistor)

- **Použití** - aplikace s vyšším $U > 600 \text{ V}$ (má lepší vodivost v porovnání s MOSFET)
- Bipolární tranzistorový přechod je vypnut, když v MOS zmizí vodivostní kanál
- IGBT je mnohem pomalejší v porovnání s vypínáním výkonového MOSFET
- IGBT obsahuje vnitřní tyristorovou strukturu (je třeba zabránit tyristorovému *latch-up*)



Principiální struktura




Ekvivalentní elektrické náhradní zapojení

Výkonový IGBT

Perspektivní výkonové struktury MOSFET

Tyristorový výkonový spínač (IGCT) řízený MOS (MCT)

- IGCT - Integrated Gate Commutated Thyristor
- Výkonový polovodičový spínač s tyristorem (*Silicon Controlled Rectifier*)
- Nejvyšší elektrická vodivost (velké elektrické výkony)
- **Nevýhody** - konstrukční a technologická složitost, špatné vypínací vlastnosti



Spínací struktura ICGT

Perspektivní výkonové struktury MOSFET

Hradlové architektury


V závislosti na velikosti využití plochy hradlové elektrody sloužící pro vytvoření kanálu lze definovat 4 různé hradlové architektury:

- *Planární* - využívá pouze jeden okraj hradlové elektrody
- *Příkopová (trench)* - používá oba okraje poly-křemíkové hradlové elektrody
- *FinFET* - používá 3 hrany okraje hradlové elektrody
- *Gate-all-around* - využití všech hran hradlové elektrody pro vytvoření proudového kanálu, v současnosti možnost teoretická.

Perspektivní výkonové struktury MOSFET

Planární hradlová architektura

Je použitý pouze jeden povrch poly-Si řídicí elektrody pro vytvoření vodivého kanálu




Planární hradlová architektura - výkonový tranzistor MOSFET

Perspektivní výkonové struktury MOSFET

Příkopová (Trench gate) architektura (UMOSFET)

- UMOSFET (U - drážkový MOSFET)
- menší odpor v dané oblasti
- Příkopová hradlová architektura (*trench gate*) používá povrch ze dvou okrajů polykřemíkové elektrody pro vytvoření vodivého kanálu
- UMOSFET umožňuje „trench gate“ realizaci úzkých jednotkových buněk




UMOSFET

Perspektivní výkonové struktury MOSFET

FinFET hradlová architektura (někdy označováno jako 3D hradlový tranzistor)

- Původně vyvinut pro čistě digitální CMOS činnost pro lepší řízení kanálu s nanoměřítkovou hradlovou geometrií
- Proud je řízený hradlovým napětím (ale dominuje objemová vodivost silně dotovaného GaN kanálu, která je odlišná od povrchové vodivosti AlGaN/GaN planárního HFET nebo nanokanálového FET)
- šířka nanokanálu 80 nm, délka 1,0 μm , odporem v sepnutém stavu 120 m Ω mm², $I_{\text{dmax}} = 562$ mA/mm, vysoký poměru sepnutý / rozepnutý stav, velmi vysoké průrazné napětí ~ 300 V
- Modifikace struktury FinFET umožňuje realizaci výkonových aplikací



GaN FinFET

Použité podklady

- T. Lalinský at al., Electronics Letters 31 (1995) pp. 1914-5.
- T. Lalinský at al., Sensors Actuators A 76 (1999) pp. 241-6.
- G. Konstantinidis at al, J. Micromech. Microeng. 13 (2003) pp. 353-358.
- N. Iwata, T. Wakayama, S. Yamada, Sensors and Actuators A 111 (2004) pp. 26-31.
- Husák, M.: Nové elektronické struktury a materiály, sborník konf. Radiokomunikace 2014, Pardubice 10/2014, str. 219-234, ISBN 978-80-905345-4-4.
- M. Östling, R. Ghandi and Carl-M. Zetterling, "SiC power devices – present status, applications and future perspective", KTH Royal Institute of Technology, School of ICT, Electronum 229, SE-16440 Kista, Sweden, (ISPSD 2011).
- B. Ozpineci, L. M. Tolbert, S. K. Islam, M. Chinthavali, "Comparison of wide bandgap semiconductor for power application", USA, (EPE 2003) (44).
- Vacula, P: Expert study, ČVUT 2015.
- K. Shenai, R. S. Scott, and B. J. Baliga, "Optimum Semiconductors for High-Power Electronics," IEEE Trans. Electron Devices, vol. 36, no. 9, pp. 1811-1823, September 1989.
- K. Shenai, "Switching Megawatts with Power Transistors", The Electrochemical Society Interface, Spring 2013.
- L. Cheng, A. K. Agarwal, M. Schupbach, D. A. Gajewski, D. J. Lichtenwalner, V. Pala, Sei-Hyung Ryu, J. Richmond, J. W. Palmour, W. Ray, J. Schrock, A. Bilbao, S. Bayne, A. Lelis, C. Scozzie, "High Performance, Large-Area, 1600 V / 150 A, 4H-SiC DMOSFET for Robust High-Power and High-Temperature Applications", (ISPSD 2013).
- W. Huang, T. Khan, T. P. Chow, "Enhancement-Mode n-Channel GaN MOSFETs on p and n- GaN/Sapphire Substrates", USA, (ISPSD 2006).
- A. Nakajima, M. H. Dhyani, E. M. Sankara, Narayanan "GaN Based Super HFETs over 700V Using the Polarization Junction Concept", UK, (ISPSD 2011).
- T. Zhikai, H. Sen, J. Qimeng, L. Shenghou, L. Cheng, J. Kevin Chen, "600V 1.3mΩ·cm² Low-Leakage Low-Current-Collapse AlGaIn/GaN HEMTs with AlN/SiNx Passivation", China, (ISPSD 2013).
- G. Deboy, F. Dahlquist, T. Reiman and M. Scherf: "Latest generation of Superjunction power MOSFETs permits the use of hard-switching topologies for high power applications", Proceedings of PCIM Nürnberg, 2005, pp. 38-40.
- Adriaan W. Ludikhuize, "Lateral 10-15V DMOST with very low 6 mOhm.mm² on resistance", Netherlands, (ISPSD 2002).
- A.Molfese, P. Gattari, G. Marchesi, G.Croce, G. Pizzo, F. Alagi, F. Borella, "Reliability and Performance Optimization of 42V N-channel Drift MOS Transistor in Advanced BCD Technology", Italy, (ISPSD 2011).
- S. Kevin Matocha, P. Losee, S. Arthur, J. Nasadoski, J. Glaser, G. Dunne. L. Stevanovic, "1400 Volt, 5 mΩ·cm² SiC MOSFETs for High-Speed", USA, (ISPSD 2010).
- K. Shenai, "Switching Megawatts with Power Transistors", The Electrochemical Society Interface, Spring 2013.
- V. A. K. Temple, IEEE International Electron Devices Meeting (IEDM) Digest, Abstract 10.7, 282 (1984).
- W. Huang, R. Zhu, V. Khemka, T. Khan, Y. Fu, X. Cheng, P. Hui, M.L. Ger, P. Rodriguez, "5.5 V Zero-Channel Power MOSFETs with Ron,sp of 1.0 mΩ.mm² for Portable Power Management Applications", SMARTMOSTM Technology Center, Freescale Semiconductor, (ISPSD 2009).
- Kenya Kobayashi, Atsushi Kaneko, Yoshimitsu Murase, and Hideo Yamamoto, Shimonumabe, Nakahara-ku, Kawasaki, Kanagawa "Sub-micron Cell Pitch 30 V N-channel UMOSFET with Ultra Low On-resistance", Power Management Devices Division, NEC Electronics Corporation 1753, 211-8668, Japan, (ISPSD 2007).
- Ki-Sik Im1, Young-Woo Jo1, Ki-Won Kim1, Dong-Seok Kim1, Hee-Sung Kang1, Chul-Ho Won1, Ryun-Hwi Kim1, Sang-Min Jeon1, Dong-Hyeok Son1, Yoo-Mi Kwon1, Jae-Hoon Lee2, Sorin Cristoloveanu3, and Jung-Hee Lee1 "First Demonstration of Heterojunction-Free GaN Nanochannel FinFETs", 1Department of Electrical Engineering, Kyungpook National University, Daegu, Korea 2System LSI, Samsung Electronics Co., Ltd., Suwon, Korea, 3IMEP-LAHC, Grenoble Institute of Technology, Grenoble, France (ISPSD 2013).
- G. Larrieu and X.-L. Han, "Vertical nanowire array-based field effect transistors for ultimate scaling", Nanoscale, (2013),5, 2437-2441 72.
- Jaejune Jang, Kyu-Heon Cho, Dongeun Jang, Minhwan Kim, Changjoon Yoon, Junsung Park, Hyunsil Oh, Chiho Kim, Hyungsoo Ko, Keunho Lee, and Sangbae Yi, "Interdigitated LDMOS", Samsung electronics, Youngin-city/Korea, (ISPSD 2013).
- Sameh G., Nassif-Khalil, Shahla Honarkhah, C Andre and T. Salama, "Low Voltage CMOS Compatible Power MOSFET for On-Chip DC/DC Converters", Canada (ISPSD 2000).
- T. Dyer, J. McGinty, A. Strachan2 and C. Bulucea2, "Monolithic Integration of Trench Vertical DMOS (VDMOS) Power Transistors into a BCD Process", National Semiconductor (UK) Ltd, Larkfield Industrial Estate, Greenock, UK 2National Semiconductor Corp, 2900 Semiconductor Drive, Santa Clara, California, USA (ISPSD 2005).
- P. Moens, F. Bauwens, B. Desoete, J. Baele, K. Vershinin*, H. Ziad, E.M. Shankara Narayanan* and M. Tack, "Record-low on-Resistance for 0.35 μm basedintegrated XtremOS Transistors", AMI Semiconductor Belgium, *Emerging Technologies Research Center, De Montfort University, Leic